From c01eceb11a1cc0b5751cc41adaa13caf3a285b6a Mon Sep 17 00:00:00 2001 From: aashirahsan-lm <72972600+aashirahsan-lm@users.noreply.github.com> Date: Thu, 3 Dec 2020 10:51:26 +0500 Subject: [PATCH] Update README.md --- README.md | 31 ++++++++++++++++--------------- 1 file changed, 16 insertions(+), 15 deletions(-) diff --git a/README.md b/README.md index 3942d6e5..18f33012 100644 --- a/README.md +++ b/README.md @@ -12,27 +12,28 @@ Enter here │ ├── project # │ └── target # ├── src - │ ├── main # - │ ├── resource # - │ └── vsrc # - │ └── scala # - │ ├── dbg # - │ ├── dec # - │ ├── dmi # - │ ├── exu # - │ ├── ifu # - │ ├── include # - │ ├── lib # - │ ├── lsu # - │ ├── snapshot # + │ ├── main + │ ├── resource + │ └── vsrc # Blackbox files + │ └── scala # Design root dir + │ ├── dbg # Debugger + │ ├── dec # Decode, Registers and Exceptions + │ ├── dmi # DMI block + │ ├── exu # EXU (ALU/MUL/DIV) + │ ├── ifu # Fetch & Branch Prediction + │ ├── include # Bundles file + │ ├── lib # Bridges and Libraries + │ ├── lsu # Load/Store + │ ├── snapshot # Configurations Dir │ ├── el2_dma_ctrl.scala # │ ├── el2_pic_ctl.scala # │ └── el2_swerv.scala # │ └── test # │ └── scala # │ └── lib # - ├── rtl # - │ ├── ***** # + ├── Docs # Spec. Document + ├── rtl # Chisel generated verilog + │ ├── ***** # │ └── ***** # ├── target # │ ├── scala-2.12 #