Standardise on ifndef YOSYS around default_nettype wire

hdl/arith/hazard3_branchcmp.v

@@ -39,4 +39,6 @@ assign cmp = aluop[0] ? op_a != op_b : lt;
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/arith/hazard3_mul_fast.v

@@ -157,4 +157,6 @@ endgenerate
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/arith/hazard3_muldiv_seq.v

@@ -289,4 +289,6 @@ end
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/arith/hazard3_shift_barrel.v

@@ -61,4 +61,6 @@ end
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/debug/cdc/hazard3_apb_async_bridge.v

@@ -194,4 +194,6 @@ assign {dst_paddr, dst_pwdata, dst_pwrite} = dst_paddr_pwdata_pwrite;
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/debug/cdc/hazard3_reset_sync.v

@@ -36,4 +36,6 @@ assign rst_n_out = delay[N_STAGES-1];
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/debug/cdc/hazard3_sync_1bit.v

@@ -34,4 +34,6 @@ assign o = sync_flops[N_STAGES-1];
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/debug/dtm/hazard3_ecp5_jtag_dtm.v

@@ -189,4 +189,6 @@ assign dmi_paddr[1:0] = 2'b00;
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`ifndef YOSYS

hdl/debug/dtm/hazard3_jtag_dtm.v

@@ -206,4 +206,6 @@ assign dmi_paddr[1:0] = 2'b00;
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/debug/dtm/hazard3_jtag_dtm_core.v

@@ -181,4 +181,6 @@ end
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif

hdl/hazard3_regfile_1w2r.v

@@ -65,4 +65,6 @@ endgenerate
 
 endmodule
 
+`ifndef YOSYS
 `default_nettype wire
+`endif