colin
/
abstractaccelerator
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity
186 Commits 1 Branch 0 Tags 68 MiB
Verilog 56.8%
SystemVerilog 30.2%
Perl 5.4%
C 5.1%
Assembly 1.1%
Other 1.3%
Go to file
colin 11312aee91 Refine uriscv to verilator. 2022-05-10 12:50:30 +00:00
Cores-SweRV Refine reset vector in Cores-SweRV. 2022-03-22 23:25:11 +00:00
Cores-SweRV-EL2@e8224a4211 Update Cores-EL2 and Quasar. 2022-03-27 09:55:41 +00:00
Miner420T@21ffe6f37a Add Miner420T submodule 2022-03-22 23:14:02 +00:00
Quasar@5721e092bb Update Cores-EL2 and Quasar. 2022-03-27 09:55:41 +00:00
VexRiscv start to add ecp5 support,current donet support jlink 2022-02-28 03:34:59 +00:00
fpga Refine Readme of install openocd. 2022-02-28 03:33:08 +00:00
jtag add jtag to ESP32 2022-02-02 03:40:41 +00:00
opene906 Refine opene906 gdb sample. 2022-02-25 12:24:03 +00:00
uriscv Refine uriscv to verilator. 2022-05-10 12:50:30 +00:00
xilinx Update xilinx Readme. 2022-03-11 05:08:19 +00:00
.gitignore Update .gitignore. 2022-03-22 23:24:30 +00:00
.gitmodules Add Miner420T submodule 2022-03-22 23:14:02 +00:00
Readme.md Update Readme. 2022-03-27 09:56:02 +00:00

Readme.md

Weekend group

tips

  • jtag的reset引脚要设置正确 jtag_trst_n 低电平复位
  • 仿真的时候jtag的tclk不能太快，要低于soc的clk
  • SweRV启动/复位后程序从reset_vec(0x80000000)开始，遇到错误（code=0），就会跳到mtvec(中断向量表)指示的地址
  • 物理仿真的时候 adapter speed 不能太快
  • data段放到0x200太小，GDB调试RISCV至少要4K的程序空间？
  • soc的ram和rom直接接到了lsu和ifu，和DCCM/ICCM无关
  • program.hex 用于 $readmemh 必须以空行结束

Todo

  • gdb怎么复位soc
  • gdb没有把程序加载到mem，ifu还是用老代码
  • mem分bank后，怎么加载，用于仿真=>for循环分别加载
  • Quasar升级scala版本发现openocd运行不正常

不要小看自己

我们不卷，只是爱好

自由的参与方式

自由发挥，无限创作空间

理性的分歧决议方法