Add clk output for led.

soc/soc_top.sv

@@ -6,7 +6,8 @@ module soc_top (
     input  jtag_tck,
     input  jtag_tms,
     input  jtag_tdi,
-    input  jtag_trst_n
+    input  jtag_trst_n,
+    output clk_o
 );
 
   logic                       nmi_int;
@@ -301,6 +302,13 @@ module soc_top (
     nmi_int = 0;
   end
 
+  localparam WIDTH = $clog2(25_000_000);
+  reg [WIDTH-1:0] clk_count;
+  assign clk_o = clk_count[WIDTH-1];
+  always @(posedge clk) begin
+    clk_count <= clk_count + 1'b1;
+  end
+
   //=========================================================================-
   // RTL instance
   //=========================================================================-