colin
/
quasar
1
0
Fork 0
Code Issues Pull Requests Packages Projects Releases Wiki Activity

Update README.md

This commit is contained in:
aashirahsan-lm 2020-12-03 10:51:26 +05:00 committed by GitHub
parent cf717f0fef
commit c01eceb11a
No known key found for this signature in database
GPG Key ID: 4AEE18F83AFDEB23
1 changed files with 16 additions and 15 deletions
Show Stats Download Patch File Download Diff File Expand all files Collapse all files

29
README.md
View File

@ -12,26 +12,27 @@ Enter here
│ ├── project # │ ├── project #
│ └── target # │ └── target #
├── src ├── src
│ ├── main # │ ├── main
│ ├── resource # │ ├── resource
│ └── vsrc # │ └── vsrc # Blackbox files
│ └── scala # │ └── scala # Design root dir
│ ├── dbg # │ ├── dbg # Debugger
│ ├── dec # │ ├── dec # Decode, Registers and Exceptions
│ ├── dmi # │ ├── dmi # DMI block
│ ├── exu # │ ├── exu # EXU (ALU/MUL/DIV)
│ ├── ifu # │ ├── ifu # Fetch & Branch Prediction
│ ├── include # │ ├── include # Bundles file
│ ├── lib # │ ├── lib # Bridges and Libraries
│ ├── lsu # │ ├── lsu # Load/Store
│ ├── snapshot # │ ├── snapshot # Configurations Dir
│ ├── el2_dma_ctrl.scala # │ ├── el2_dma_ctrl.scala #
│ ├── el2_pic_ctl.scala # │ ├── el2_pic_ctl.scala #
│ └── el2_swerv.scala # │ └── el2_swerv.scala #
│ └── test # │ └── test #
│ └── scala # │ └── scala #
│ └── lib # │ └── lib #
├── rtl # ├── Docs # Spec. Document
├── rtl # Chisel generated verilog
│ ├── ***** # │ ├── ***** #
│ └── ***** # │ └── ***** #
├── target # ├── target #