Go to file
colin bd392cfb7c Refine reset vector in Cores-SweRV. 2022-03-22 23:25:11 +00:00
Cores-SweRV Refine reset vector in Cores-SweRV. 2022-03-22 23:25:11 +00:00
Cores-SweRV-EL2@dc1509b921 update EL2 2022-03-09 14:46:24 +00:00
Miner420T@21ffe6f37a Add Miner420T submodule 2022-03-22 23:14:02 +00:00
Quasar@b6a916aca4 Update Quasar. 2022-03-20 09:06:23 +00:00
VexRiscv start to add ecp5 support,current donet support jlink 2022-02-28 03:34:59 +00:00
fpga Refine Readme of install openocd. 2022-02-28 03:33:08 +00:00
jtag add jtag to ESP32 2022-02-02 03:40:41 +00:00
opene906 Refine opene906 gdb sample. 2022-02-25 12:24:03 +00:00
xilinx Update xilinx Readme. 2022-03-11 05:08:19 +00:00
.gitignore Update .gitignore. 2022-03-22 23:24:30 +00:00
.gitmodules Add Miner420T submodule 2022-03-22 23:14:02 +00:00
Readme.md Update Readme. 2022-03-20 09:06:02 +00:00

Readme.md

Weekend group

tips

  • jtag的reset引脚要设置对 jtag_trst_n 低电平复位
  • 仿真的时候jtag的tclk不能太快要低于soc的clk
  • SweRV如果程序不在reset_vec(0x80000000)开始的话就会从0开始但是GDB加载的bin不支持这个
  • 物理仿真的时候 adapter speed 不能太快
  • data段放到0x200太小GDB调试RISCV至少要4K的程序空间
  • soc的ram和rom直接接到了lsu和ifu和DCCM/ICCM无关

不要小看自己

我们不卷,只是爱好

自由的参与方式

自由发挥,无限创作空间

理性的分歧决议方法